PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-250695

(43) Date of publication of application: 17.09.1999

(51)Int.CI.

G11C 29/00

G11C 11/56

(21)Application number: 10-053523

(71)Applicant: NEC IC MICROCOMPUT SYST

LTD

(22) Date of filing:


05.03.1998

(72)Inventor: EGAWA SOTOMI

(54) MULTILEVEL TYPE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR FAILURE RELIEF

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a multilevel type semiconductor memory device and a method for the failure relief for quickening an access time, and for operating defective bit relief by an ECC circuit. SOLUTION: Data to be ECC-releaved are divided into lower rank data and upper rank data being the output of a binary converting circuit 3, and releaved by ECC circuits 61 and 62 in the preliminarily decided order of the data input. Thus, the ECC relief can be attained for each lower rank data and upper rank data outputted before the reading of all data, and the relief processing time can be shortened.



LEGAL STATUS

[Date of request for examination]

05.03.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3165101 [Date of registration] 02.03.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

출력 일자: 2004/12/20

발송번호 : 9-5-2004-053348171 수신 : 서울 서초구 서초3동 1571-18 청화빌딩 2

발송일자 : 2004.12.17 층(리&목특허법률사무소)

제출기일 : 2005.02.17 이영필 귀하

137-874

2004, 12, 18 CRECEIVED

특허청 의견제출통지서

출원인 명칭 삼성전자주식회사 (출원인코드: 119981042713)

주소 경기도 수원시 영통구 매탄동 416

대리인 성명 이영필

주소 서울 서초구 서초3동 1571-18 청화빌딩 2층(리&목특허법률사무소)

출원번호 10-2003-0029759

발명의 명칭 리던던시 효율을 증가시키는 반도체 메모리 장치

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법시행규칙 별지 제25호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장승인통지는 하지 않습니다.)

[UI 8]

가. 이 출원은 특허청구범위의 기재가 아래에 지적한 바와 같이 불비하여 특허법 제42조제4항제2,3 호의 규정에 의한 요건을 충족하지 못하므로 특허를 받을 수 없습니다.

[아래]

1) 청구범위 제 12 항에 기재된 발명은 발명의 구성에 없어서는 않될 필수구성요소가 적절하게 한정되어 있지않고 구성요소 상호간의 연결관계 및 유기적인 작용기재가 불충분하다고 판단됩니다.

나. 이 출원의 특허청구범위 제 1,2,4,11,12,14,18 항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조제2항의 규정에 의하여 특허를 받을 수 없습니다.

[아래]

1) 본원은 사용되지 않는 ECC 셀 블록을 리던던시 셀 블록으로 전용함으로써 리던던시 효율을 증가시켜 메모리 칩의 수율을 높일 수 있는 반도체 메모리 장치에 관한 것으로, 다수개의 노말 및 리던던시 셀 블록, ECC 메모리셀들을 포함하는 하나 이상의 ECC 셀 블록을 구비하며 ECC 셀 블록은 소정의 모드 신호에 응답하여 불량 메모리셀을 대체하는데 사용되는 것을 특징으로 하고 있습니다

2) 청구범위 제 1,2,4,11,12,14,18 항에 기재된 발명은 일본 공개특허공보 평11-250695호 (1999.9.17)의 ECC 회로의 출력에 의해 오류데이터를 정규 데이터로 정정하는 회로를 포함하는 다치식 반도체 메모리장치 및 불량구제방법에 기재된 기술과 일본 공개특허공보 평14-42488호 (2002.2.8)의 메모리셀 어레이의 중앙에 ECC 셀을 배치한 구제회로를 갖는 반도체 기억장치에 기재된 기술과 대비했을때, 일부 구성상의 차이는 있으나 이는 당업자가 상황에 따라서 단순히 채택 또는 설계변경할 수 있는 정도의 기술범주에 해당하는 것으로 판단됩니다.

출력 일자: 2004/12/20

[첨 부]

첨부 1 일본 공개특허공보 평11-250695호(1999.09.17) 첨부2 일본 공개특허공보 평14-042488호(2002.02.08) 1부. 끝.

2004.12.17

특허청

전기전자심사국

정보심사담당관실

심사관 김세영

<<안내>>

문의사항이 있으시면 ☎ 042-481-5685 로 문의하시기 바랍니다. 서식 또는 절차에 대하여는 특히고객 콜센터 ☎1544-8080으로 문의하시기 바랍니다.

특허청 직원 모두는 깨끗한 특허행정의 구현을 위하여 최선을 다하고 있습니다. 만일 업무처리과정에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다.

▶ 홈페이지(www.kipo.go.kr)내 부조리신고센터

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-250695

(43) 公開日 平成11年(1999) 9月17日

(51) Int.Cl.*

G11C 29/00

11/56

識別記号

631

FI

G11C 29/00 11/56 631Z

審査請求 有

請求項の数6 OL (全8 頁)

(21)出願器号

特顯平10-53523

(22) /山瀬日

平成10年(1998) 3月5日

(71)出額人 000232036

日本電気アイシーマイコンシステム株式会

2+

神奈川県川崎市中原区小杉町1丁目403番

53

(72) 発明者 江川 外商

神奈川県川崎市中原区小杉町一丁目403番

53 日本戦気アイシーマイコンシステム株


式会社内

(74)代组人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 多額式半導体メモリ装置およびその不良救済方法 (57) 【要約】

【課題】 今値式半築体メモリでは、物理的に1メモリセルで不良が発生した場合、1メモリセルから読み出されるデータが複数不良である場合があり、同じデータ数をECC教済する場合、今値でない場合に比べ教済率が下がってしまい、また読出したデータを一度でECC教済する構成となっているため、全てのデータを全て確出した後でないとECC教済出来ず、最後のデータを出力出来す。処理達度が遅い問題があった。

【解決手段】 ECC救済をするデータを2値変換回路3の出力である下位データ同士、上位データ同士にまとめ、先に確定したデータ入力順にECC回路61,62で救済することにより、全てのデータを読出す前に出力した下位、上位データ毎にECC救済ができ、その救済処理時間を短縮する。



[特許請求の範囲]

【請求項 1】 1つのメモリセルに記憶した電圧値を複 数の基準 電圧レベルにより判定して出力データとする複 数の記憶手段を持つ多値式メモリと、前記多値式メモリ からの出力データを2値データに変換する2値変換回路 と、前記2値変換回路から複数のデータを入力し複数の データ出力しこれら複数の出力データのうち1つの誤り を検出するECC回路と、前記ECC回路の出力により **前記誤りデータを正規のデータに訂正する訂正回路とを** 含む多値式半導体メモリ装置において、前記1メモリセ ルに書き込まれた複数のデータを上位データ群と下位デ - タ群とに分割し、その下位チータ群を最初に読み出す 記憶・変換手段と、前記複数の下位データ群および複数 の上位データ群ごとに分割して誤り検出および訂正を行 う不良救済回路を備えることを特徴とする多値式半導体 メモリ装置。

【請求項 2】 前記上位データ群および下位データ群の不良救済回路が、個別に設けられた請求項 1記載の多値式半導体メモリ装置。

【請求項 3】 前記上位データ群および下位データ群の 不良教済回路が、前記複数の下位データ群および複数の 上位データ群ごとに分割して設けられた請求項 1記載の 多値式半導体メモリ装置。

【請求項 4】 前記2値変換回路が、電圧レベルのデータを電圧順にグレイコードに変換する回路からなる請求項 1乃至3記載の多値式半導体メモリ装置。

【請求項 5】 前記上位データ群および下位データ群を それぞれ独立させて制御信号により切り換え、前記下位 データ群の不良救済を行ったのち、前記上位データ群の 不良救済を行い、各々の不良救済回路を共通に使用する ようにした請求項 5記載の多値式半導体メモリ装置の不 良救済方法。 リ装置およびその不良救済方法に関する。

[0002]

【従来の技術】生産時の歩留まり向上を計るため、不良 ビットの教済としてECC(Error Correc ting Code)回路を内臓する半導体記憶装置が 多く提案また採用され、重産において大いに寄与してい る。また一方、大容量メモリへの要求は高く、1メモリ セルに2ビットの情報を書き込み従来のメモリセルの倍 の容量を持たせようとする多値方式のメモリ装置も多く 提案されている。

【0003】従来の多値式メモリにおける不良ビット教済方式として、ECC回路を用いた一例のブロック図を、図6に示す。この図において、本セル5は多値方式としてデータが書き込まれており、ここでは1メモリの書き込み方式としては従来からいくつかの方法が開発を書き込み方式としては従来からいくつかの方法が開発しており、ここでは、メモリセルの関値レベルを見なまれており、ここでは、メモリセルの関値レベルを見なれているものとする。具体的にこの2ピットのデータは1日出力ビットに対してアード分のデータとし、ラッチ回路1に保持されたデータをベージ切替信号 pにより選択され、データが出力される。

【0004】一方、ECCセルフにおいても多値方式としてデータが書き込まれており、このECCセルフに書き込まれるデータは、ハミング方式として良く知られているECC方式に従い、データが書き込まれている。一般に、ロビットのデータ長に対して1ピットの誤り検出および訂正をするために必要なパリティビットの数Pは、式(1)にて表される。

【0005】 2P ≧(n + 1) ………(1) 例えば、4 ビットの出力データ長のうち 1 ビットの誤り 検出および訂正に要するパリティビットの数は3 ビット となる。

【0006】ここで、図6を参照してこの回路の動作について説明をする。本セル5は2つのセンスアンプタはよりをする。本セルちは2つのセンスアンプタなよりを記述りを担当を発生した。との3がでは、2000年の大きには、2000年の大きに対しては、2000年のでは、2000年の大きに対し、2000年の大きに対しては、2000年の大きに対し、2000年の大きに対し、2000年の大きにより4世ッテータの大きのためには、2000年の大きのでは、2000年の大きのでは、2000年の大きにより4世ッテータのとな変換がある。2000年の大きを発出していまりが一名の実践が表現を発生していませた。2000年の大きな変換を発しませた。2000年の大きなが、2000年の大きなでは、2000年の大きなでは、2000年の大きないませた。2000年の大きないませた。2000年の大きないませた。2000年の大きないませた。2000年の大きないませた。2000年の大きないませた。2000年の大きないませた。2000年の大きないませた。2000年の大きないませた。2000年の大きないませた。2000年の大きないまでは、2000年の大きないまでは、2000年の大きを参照していませた。2000年の大きを参照していませた。2000年の大きないまでは、2000年の大きを参照していませた。2000年の大きないまでは、2000年の大きないませんでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないません。2000年の大きないません。2000年の大きないません。2000年の大きないまでは、2000年の大きないません。2000年の大きないまでは、2000年の大きないまでは、2000年の大きないません。2000年の大きないません。2000年の大きないません。2000年の大きないまでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないまでは、2000年の大きないますが、2000年の大きないまでは、2000年のでは、2000年の大きないまでは、2000年のようないまでは、2000年のようないまでは、2000年のでは、2000年のようないまでは、2000年のようないまでは、2000年のでは、2000年のようないまでは、2000年のようないまでは、2000年のような

【0007】次に、この回路に用いられている2値変換回路3、訂正回路2、ECC回路5について、それぞれ

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、多値式半導体メモ

図7、図8、図9により説明する。2値変換回路3の一例として、図7(a),(b)に4値レベルを2値データ変換する多値レベル/2値データの対応を示す図およびその変換回路の回路図を示す。

【0008】メモリセルの関値を制御してデータを書き込み、2ビットのデータを書き込む場合、図7 (a) のように、基準 電圧Vt1, Vt1, Vt2, Vt3に対して、ゲート電圧Ve1~Ve3が、Vt0<Ve1< Vt1<<Ve2e>Vt2を以たのである関係のもと3つのゲート電圧レベルVeを順次与える。

【0009】まずゲート電圧Ve1が加わった場合、基 準 電圧V t Dで書き込まれているセルはオン状態となる が、それ以外の関値で書き込まれているセルは、この段 階においてはオフ状態となる。次に、ゲート電圧Ve2 なるレベルに変化した場合、基準 電圧VtD,Vt1で 書き込まれているセルはオン状態となるが、それ以外の 関値で書き込まれているセルはオフ状態となる。また、 ゲート電圧Ve3のレベルに変化した場合も同様な状態 で基準 電圧Vt3で書き込まれたセル以外はすべてオン 状態となる。ここで図り(a)は、この状態と出力ビッ トのデータとの対応関係を示しており、センスアンプ4 によりメモリセルの多値レベルを3データ線(1~3) で読み出し、2値変換回路3により2ビットの上位、下 位データに変換される。すなわち、データ線 1~3が全 て口のときは上位、下位データが口口、データ線 1~3 が100のときは上位、下位データが01、…データ線 1~3が111のときは上位、下位データが11とな

【0010】この場合の2値変換回路3は、図7 (b) のように、インバータ35、NAND回路36~38により構成され、データ2は下位データとなり、データ1,3とデータ2、その反転出力とのNAND36~38をとった論理出力が上位データとなっている。

【0011】また、訂正回路2は、図8の回路図ように、エクスクルーシブ0R(E0R)20から構成され、このE0R20の一方の入力にE0C回路6からの訂正信号D1,2が1の地方の入力に2値変換回路3からのデータが入力され、訂正信号D1,2が1の場合に入力データが反転して出力され、訂正信号D1,2が0の場合に入力データがそのまま出力される。

【0012】 さらに、ECC回路6は、図9の回路図のように、パリティデータ0~2と、センスアンブ4(0,1)の上位、下位データとのOR論理をとるOR101~103と、これらOR出力とこれら出力をインパータ104~110を介した出力とのNAND111~114と、これらNAND111~114と、これらNAND111~114の出力とセンスアンブ4(0,1)の上位、下位データとのORをとるOR115~118とからなり、OR115~118の出力が訂正出力となる。

【ロロ13】以上説明した多値式メモリの動作タイミン

グは、図10の動作波形図に要約される。まず、データが直接出力される下位データ、下位パリティデータが入力され、上位データ、上位パリティデータが2値変換回路3から入力された時点 t 1 1 で、訂正信号が出力され(t 1 2)、訂正回路2からの訂正出力テータが得られ(t 1 3)、その出力によりラッチコントロール信号Pが出力され、その終了時点(t 1 4)が上位/下位データのラッチタイミングとなる。

【発明が解決しようとする課題】上述した多値式メモリ においては、多値式メモリのデータ変換時のタイミング に問題がある。すなわち、従来例のようにメモリセルの 関値を制御してデータを書き込み、2ピットのデータを 書き込む場合、VtO<Ve1<Vt1<Ve2<Vt 2< Vg3< Vt3なる関係のもと3つのレベルVgを 順次与えているが、多値式メモリにおいては上記3状態 の変化をセンスアンブ4で検出し、2値変換回路3で2 ヒットのデータに変換しなければならないため、全ての データが確定する時点(図10のt11)まで外部への 出力ができず、またECC回路2による誤り訂正もでき ない。そのためアクセス時間が遅いという欠点がある。 【〇〇15】また、ECC回路2による不良ビット救済 方式を、この多値式メモリに適用した場合、通常のセル 方式と比較して救済率が低下するという問題があ る。そ の理由は、通常の1ピット/1セル方式のメモリセルで は、メモリセル1ピットに対し読み出されるデータが "1"か"ロ"かのいずれか1つであ り、不良メモリセ ルが1つの場合は、仮に1ピットが不良となったとして も、ECC回路により誤り訂正が可能である。 これに対 し多値式メモリでは、1メモリセルで不良が発生した場 合、1メモリセルより読み出されるデータは複数あ り、 1個のメモリセルが不良の場合でも読み出したデータが 複数不良となることがあ り、EOO回路2による不良ビ ット救済ができない場合がある。

【ロロ16】本発明の目的は、これらの問題を解決し、アクセス時間を早くすると共に、ECC回路による不良ビット救済を可能とした多値式半導体メモリ装置およびその不良救済方法を提供することにある。

位データ群を最初に読み出す記憶・変換手段と、前記複数の下位データ群および複数の上位データ群さとに分割して誤り換出および訂正を行う不良救済回路を備えることを特徴とする。

【0018】本発明において、前記上位データ群および下位データ群の不良救済回路が、個別に設けられ、また前記上位データ群および下位データ群の不良救済回路が、前記複数の下位データ群および複数の上位データ群ととに分割して設けられることができ、さらに、前記2値変換回路が、電圧レベルのデータを電圧順にグレイコードに変換する回路からなることができる。

【0020】さらに、その不良救済方法の構成において、前記上位データ群および下位データ群をそれぞれ独立させて制御信号により切り換え、前記下位データ群の不良救済を行ったのち、前記上位データ群の不良救済を行い、各々の不良救済回路を共通に使用するようにできる。

[0021]

(発明の実施の形態)以下に、図面を参照して本発明の実施形態について説明する。図1は本発明の一実施形態のブロック図であり、図2~図4は従来例と対比して図1を説明する図で、図2(a)(b)は図1の多値レベルを2値データ変換する多値レベル/位所データの対応区でのでで、図2のではの回路図の回路図の図3は図1の巨のでの関係のではでは、従来例の巨のでの路6に代わって上位データ用ECC回路6に代わって上位データ用ECC回路6にでは、近来例の巨のでの路6に代わって上位データ用ECC回路6にでは、近来例の巨のでででは、近天の回路6にでは、近天の巨路6にでは、近天の巨路6にでは、近天の巨路6にでは、近天の四路6にでは、近天の四路6にでは、近天の三路6にでは、近天の四路6にでは、近天の四路6にでは、近天の四路6にでは、近天の四路6にでは、1、1と、出力回路8を出力回路81、82としている。

【0022】本実施形態においては、多値として、図2 (a)に示すように、その四つの関値状態に対して出力 データの割付を行っている。ここでは、各関値に対する 出力データの上位・下位データを従来例の図7(a)の 場合と入れ替えている。すなわち、ゲート電圧レベルV e 1のときV t O の関値を持つメモリセルとV t 1~V t 3の関値を持つメモリセルとV t 1 の関値を持つメモリセルとV t 0 のまとV t 1 の関値を持つメモリセルとV t 2 の t 2 の ときV t 0~以 t 3 の関値を持つメモリセルとV t 2 の t 2 ~ V t 2 の 関値を持つメモリセルとV t 3 の 関値を持つメモリセルとでO ,1 が 判別される。

【ロロ23】従って、ゲート電圧レベルVg1~Vg2~Vg3を順次変化させる場合において、ゲート電圧レベルがVg2のときVt0、Vt1の関値を持つメモリセルとVt2、Vt3の関値を持つメモリセルとでしたが判別でき、この出力をそのまま下位データとして適用することができ、Vg3の関値レベルになる前にデータ出力が可能な状態にすることができる。この実施形態のコードはグレイ(Gray)コードに相当するものである。

【0024】 ECC回路 61, 62におけるパリティビットにおいては、従来各出カビットの上位・下位データ同士の排他的論理和よりパリティビット、すなわち巨CCセルフにデータの書 き込みを行い、ECC回路 6にて誤り検出を行っていたが、本実施形態においては、各出カビットの上位データ同士の排他的論理及が、各出カビットの下位データ同士の排他的論理和結果を1つの巨CCセルフに書き込むことにより構成される。

【0025】さらに、本実施形態の不良教済方法では、 ECC回路を上位・下位データ別に設け教済を行っている点が従来例と基本的に違い、図1では上位データ用ECC回路61とにより、 6ECC回路61、62で独立に不良教済出来る構成となっている。

【0026】図2(a)に従って、メモリセルのゲート 電圧Vg 1がすでに与えられデータ確定の状態からVg 2のレベルへ変化した場合、下位のデータが2値変換回路3より出力され、また同様にして、下位パリティも決定される。 おり訂正信号 D10 t、D20 tを出力とし、みカし、誤り訂正信号 D10 t、D20 tを出力とし、の下位データを訂正するための訂正回路21、23に入力される。ここで仮にD1の下位データに誤りが検出された場合D10tが選択され、訂正回路21によりこのデータのみが訂正される。

【0027】その後Vg2のレベルがVg3に変化すると、ここで3状態が確定し上位データを確定することができる。同様にして上位パリティーも確定し、上位データ用ECC回路により誤り訂正信号D11t、D21tを出力とし、各出力ビットD1, D2の上位データを訂正することができる。

【ロロ28】 ここで誤り訂正について説明する。例えば、メモリセル5に書き込まれるべき関値がVt1だとする。 これが拡散上の問題から関値レベルが下がりVt

□のレベルに下がったとする。メモリセルのゲート電圧が∨ e 2のとき、図2 (a) に従えば□が出力され、E C に開発では不良と判別しない。 さらにゲート電圧がソカが出力データを判別しない。 さらにゲートで生かれた。 ここでは上位用目のC C 回路では、 立ては上位用目のC C 回路により記ができる。 [0 ○ 2 9]また、メモリセルが何らかの原因である。 [0 ○ 2 9]また、メモリセルが何らかの原因で破壊とし、リーク状態において口が出力をも開始など、メモリセルが何らかの原合、ゲートで担い、リーク状態において口が出力判定されるに訂正を任う。また、がと e 3のレベルにおいました確定したの路とことで、 と 2 のレベルで3 大きないできる。 同様に□のおより上できる。

【0030】本実施形態の2値変換回路3は、図2(b)のように、1個のEOR30により構成でき、タータ2は下位ゲータとしてそのまま出力され、データ1,3の排他の活動では、62は、図3の回路40にの回路5に、パリティデータ0,1と、センスアンプの6に、アリアとの0R論理をとる0R91の上位、下位データとの0R論理をとる0R91の9とと、これら0R出力とこれら出力をとるNAND95,96と、これらNAND95,96の出力とセるアンプ(0,1)の上位、下位データとの0R97、98とからなり、OR97、98の出力が訂正

【0031】本実施形態の動作タイミングは、図4の動作波形図に要わされる。まず、入力タイミングサイで、2値変換回路3から下位データ、下位パリティデータが大力されると、時の記正出力を持ちれ、その終了時に出力ファータのラッチタイが力され、その終了時点は4がアータのラッチタイがリカされ、その終に、上位データ、上位パリティデータが出った。次に、上位データ、上位パリティデータが出たなる。次に、上位データ、上位パリティデータが出た時点は15で、訂正信号が出た時点は16)、その出力により上位データが出力され、その終了時点(サフ)、その外で呼点(サフ)が上位データのラッチタイミングとなる。

ルエは テース・フィース はいます では、まず下位データ、下位パリティデータがセンスアンブ4を介して2値変換回路3から日 C C 回路 6 1 に供給されるが、2値変換回路3がスルーであり、実質的にセンスアンブ4から直接日 C C 回路6 1 に供給されるので、先にデータが確定している。そのため、この時間を利用して下位データ、下位パリティデータ側を先に日 C C 欠済し、その後上位データ、上位パリティデータの日 C C

救済を実施している。そのため下位データ、上位データとも読出しが全て終了してからECC救済を行う従来例よりも、先に下位データを出力することが出来る。例えば、あ る多値半導体メモリでは200~300nsその ・ 読出し時間が短縮されるという改善がなされた。

【0033】図5は本発明の第2の実施形態のブロック図を示す。図1では、従来例の図6の場合よりECC回路規模が大きくなり、そのため上位、下位データの不良データを検出するECC回路6をECC回路63の入力を上位下位切換回路10A。Bで下位データか上位データのみに切換えることにより共用し、訂正回路2でテントロール信号P1で下位データの訂正回路2の出力をシッチロール信号P1で下位データの訂正回路2の出力をラッチし、上位データはラッチコントロール信号P2でラッチする。

【0035】本実施形態の場合には、読出した上位データ、下位データを同じ日のC回路63で共用して教済することもできるので、日のC回路の規模を最小限におきえることが出来、その回路規模が1メモリセル当時が出されるデータが増えても変化せず一定となり、同じデータ数の不良教済を行う場合、多値式メモリを採用しない場合のメモリ装置に比べ同等以下の日のC回路規模に出来る。

[0036]

【発明の効果】以上説明したように本発明の多値式半導体メモリ装置は、センスアンブより読み出された近年なり、自路から出たが一々の入力を別々に行うことによるであり、1メモリセルが破験などにより不良と出したデータによる不良な済が可能とな訪出もという効果があった。との1、3本では、メモリセルに書きという効果がある。 【0037】また、メモリセルに書きという効果がある。 【0037】また、メモリセルに書き上位があるというのデータの変換後の期待値との割付を上位データに、下記のデータの変換後の期待値との割付を上位データに、下記出したデータ順にでき、読出したデータ順にでき、読出したデータ順にでき、読出したデータ順にでき、読出したデータ順にである。まなわち、デの時間を短縮することが出来る。すなわち、デの方の時間を短縮することが出来る。すなわち、データをは、アールには、アールには、アールには、アールによりには、アールには、アールにより、アールによりには、アールによりには、アールによりには、アールによりには、アールによりには、アールによりには、アールによりには、アールによりには、アールによりには、アールによりには、アールが表しましている。

BEST AVAILABLE COL

の出力順を、先に該出しデータが確定しECC救済し終わったデータから出力することにより、より早くデータの出力を開始することが出来る。

【0038】 さらに、該出した上位データ、下位データを同じECC回路で共用して救済することもできるので、ECC回路規模を最小限におさえることが出来、その回路規模が、1メモリセル当たり該出されるデータが増えても変化す一定となり、同じデータ数の不良救済を行う場合、多値式メモリを採用しない場合のメモリ発置に比べ同等以下のECC回路規模に出来るという効果がある。

[図面の簡単な説明]

【図1】本発明の第一の実施形態を説明する多値式半導体メモリ装置のブロック図。

【図2】図1の多値レベルを2値データ変換する多値レベル/2値データの対応を示す図およびその2値変換回路3の回路図。

[図3] 図1のECC回路6の一例の回路図。

【図4】図1の回路の動作を説明する動作波形図。

【図5】本発明の第二の実施形態を説明する多値式半導体メモリ装置のブロック図。

【図 5】従来例の今値式半導体メモリ装置を説明するブロック図。

【図7】図5の多値レベルを2値データ変換する多値レベル/2値データの対応を示す図およびその2値変換回路3の回路図。

[図9] 図6のECC回路6の一例の回路図。 【図10】図6の回路の動作を説明する動作波形図。 【符号の説明】 出力信号 D1, D2 上位下位データ共用ラッチコントロール信号 Р 下位データ用ラッチコントロール信号 P 1 上位データ用ラッチコントロール信号 P 2 ラッチ回路 1, 11, 12 2, 21~24 TEOR 20, 30 EX-OR回路 2.値変換回路 3 35, 93, 94, 104~110 インバータ 36~38, 93, 94, 104~110, 111~1 MAND回路 14 センスアンプ 4 5 メモリセル б ECC回路 上位データ用EC C回路 6 1 下位データ用ECC回路 62

【図8】図6の訂正回路2の一例の回路図。

62 下位テータ用ECC回路 63 上位下位共用ECC回路


フ パリティ用メモリセル(ECC CELL)


8,81,82 出力回路


91, 92, 97, 98, 101~103, 115~1

18 OR - 3


10A, B 上位下位切换回路










BEST AVAILABLE COr.









BEST AVAILABLE CUr.

